## Hit List

Clear Generate Collection Print Fwd Refs Bkwd Refs Generate OACS

## Search Results - Record(s) 1 through 1 of 1 returned.

☐ 1. Document ID: JP <u>2000195969</u> A

L2: Entry 1 of 1

File: JPAB

COUNTRY

COUNTRY

Jul 14, 2000

PUB-NO: JP02000195969A

DOCUMENT-IDENTIFIER: JP 2000195969 A

TITLE: SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PUBN-DATE: July 14, 2000

INVENTOR-INFORMATION:

NAME

KUROI, TAKASHI

SHIOZAWA, KATSUOMI

ITOU, YASUYOSHI

HOTTA, KATSUYUKI

ASSIGNEE-INFORMATION:

NAME

MITSUBISHI ELECTRIC CORP

APPL-NO: JP10373341

APPL-DATE: December 28, 1998

INT-CL (IPC): H01 L 21/8234; H01 L 27/088; H01 L 21/76; H01 L 27/108; H01 L 21/8242

#### ABSTRACT:

PROBLEM TO BE SOLVED: To enable a portion of an active region edge in contact with a trench isolation to be identically formed by providing a second field effect element, having a second gate oxide film which a thickness different from a first gate oxide film, formed in a second active region with the same edge shape as a first active region surrounded by a trench on the principal surface of a substrate.

SOLUTION: A gate electrode 9 consists of a polysilicon layer 6 and a metal silicide layer 7, such as tungsten silicide, and a trench isolation is formed by a trench 2 and silicon oxide film 3 and 4. A capacitor 22 is formed with a storage node 18 of a polycrystalline silicon containing phosphorus, a capacitor insulating film 19 of a silicon nitride oxide film, and a cell plate 20 of a polycrystalline silicon containing phosphorus. Every active region is isolated by a trench formed with the trench 2 and the silicon oxide films 3 and 4. Since the silicon oxide film 4 is not caved in along the edge of the trench 2, even if a plurality of gate oxide films with different film thickness are formed on one chip, characteristics of a transistor will not be affected by the shape of the active region in contact with the trench isolation.

COPYRIGHT: (C) 2000, JPO

Full Title Citation Front Review Classification Date Reference Control of Control of Claims KMC Draw Desc Image



## (1) Japanese Patent Application Laid-Open No. 2000-195969 (2000)

"Semiconductor Device and Manufacturing Method for the Same"

The following is the extract relevant to the present invention:

5

10

15

This invention relates to a semiconductor device and a method of manufacturing the semiconductor device, especially to isolation structures of the semiconductor device.

According to this method of manufacturing the semiconductor device, silicon oxide film 4, part along an edge of trench 2 doesn't sink because of equalization of the count and condition of rejection to silicon oxide films which formed in a surface of these active regions in the process of forming plural gate oxide films with different thickness in one chip. Therefore, it is possible to make shapes of the part which active regions adjoining trench isolation almost equal even though gate oxide films with different thickness are formed in a surface.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-195969 (P2000-195969A)

(43)公開日 平成12年7月14日(2000.7.14)


	識別記号	FΙ			テーマコード(参考)
21/8234		H01L 2	7/08	1020	
27/088		21/76 27/10		L 5F048 621Z 5F083	
21/76					
27/108				681D 681F	
21/8242					
		審查請求	未請求	請求項の数7	OL (全 17 頁)
	<b>特顧平10-373341</b>	(71)出願人	0000060	13	
			三菱電機株式会社		
	平成10年12月28日(1998.12.28)	東京都千代田区丸の内二丁目2番3号		丁目2番3号	
	•	(72)発明者	黒井 階	軬	
			東京都	千代田区丸の内=	丁目2番3号 三
			菱電機構	朱式会社内	
		(72)発明者	塩沢 且	夢臣	
			東京都	千代田区丸の内=	丁目2番3号 三
				朱式会社内	
		(74)代理人	1001024	139	
			弁理士	宮田金雄	(外2名)
					最終頁に続く
	27/088 21/76 27/108	27/088 21/76 27/108 21/8242 特顧平10-373341	21/8234 H 0 1 L 2 27/088 2 21/76 2 27/108 21/8242 審查請求 特額平10-373341 (71)出額人 平成10年12月28日(1998. 12. 28) (72)発明者	21/8234 27/088 21/76 27/10 27/108 21/8242 審査請求 未請求 特願平10-373341 (71)出願人 0000060 三菱電标 東京都- 変電機構 (72)発明者 塩沢 順 東京都- 菱電機構 (74)代理人 1001024	H 0 1 L 27/08

### (54)【発明の名称】 半導体装置およびその製造方法

## (57)【要約】

【課題】 一つのチップの中に異なる膜厚のゲート酸化膜が形成されていても、溝内のシリコン酸化膜が溝の縁に沿った部分で落ち込みを生じることのないトレンチ分離を備えた半導体装置およびその製造方法を得ることを目的とする。

【解決手段】 厚い膜厚を有するゲート酸化膜52も薄い膜厚を有するゲート酸化膜51も、溝2内に埋め込まれたシリコン酸化膜4に接する部分の活性領域端部の形状をほぼ同一に形成する。



#### 【特許請求の範囲】

【請求項1】 半導体基板の主表面に形成された溝と、 前記溝の内部に埋め込まれたシリコン酸化膜と、

前記溝に取り囲まれて前記半導体基板の主表面の第1の 部分に配設された第1の活性領域と、

前記第1の活性領域の主表面上に形成された第1のゲート酸化膜を有する第1の電界効果素子と、

前記半導体基板の主表面の第2の部分に、前記溝に取り 囲まれて配設され、前記第1の活性領域と同一の端部形 状を有する第2の活性領域と、

前記第2の活性領域の主表面上に形成され、前記第1の ゲート酸化膜と異なる膜厚を有する第2のゲート酸化膜 を有する第2の電界効果素子とを備えた半導体装置。

【請求項2】 第1の活性領域および第2の活性領域を 取り囲む溝の幅が同一で、前記溝底面からシリコン酸化 膜表面までの高さが同一であることを特徴とする請求項 1記載の半導体装置。

【請求項3】 第1の電界効果素子の表面上に形成され前記第1の電界効果電界効果素子に到達する開口を有する層間絶縁膜と、

前記開口を通って前記第1の電界効果素子に接続するキャパシタを備え、

第1のゲート酸化膜が第2のゲート酸化膜よりも厚いことを特徴とする請求項1または請求項2のいずれか一項に記載の半導体装置。

【請求項4】 半導体基板の主表面に配設された第1および第2の活性領域を取り囲む溝を形成する工程と、前記溝を埋め込む第1のシリコン酸化膜を形成する工程と

前記第1および第2の活性領域を覆う第2のシリコン酸 30 化膜を形成する工程と、

前記第2のシリコン酸化膜表面上に前記第1の活性領域 主表面上に開口を有する第1のマスクを形成して、前記 第1の活性領域主表面上の第2のシリコン酸化膜をエッ チングする工程と、

前記第1の活性領域主表面上に第1のゲート酸化膜を形成する工程と、

前記第1のマスクを除去する工程と、

前記第2の活性領域主表面上に開口を有する第2のマスクを形成して、前記第2の活性領域主表面上の第2のシリコン酸化膜をエッチングする工程と、

前記第2のマスクを除去する工程と、

前記第1および第2の活性領域主表面上に第2のゲート 酸化膜を形成する工程と、

前記第1および第2の活性領域主表面に第1および第2 の電界効果素子を形成する工程とを備えた半導体装置の 製造方法。

【請求項5】 第1のマスクがポリシリコン膜であることを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 層間絶縁膜を形成する工程と、

前記層間絶縁膜に第1の電界効果素子に到達する開口を 形成する工程と、

前記開口を通って前記第1の電界効果素子に到達するキャパシタを形成する工程をさらに備えたことを特徴とする請求項4または請求項5のいずれか一項に記載の半導体装置の製造方法。

【請求項7】 第1のマスクを形成した後、第1の活性 領域主表面上の第2のシリコン酸化膜をエッチングする 前に第1の活性領域に第1の電界効果素子のチャネル注 10 入を行う工程と、

第2のマスクを形成した後、第2の活性領域主表面上の 第2のシリコン酸化膜をエッチングする前に第2の活性 領域に第2の電界効果素子のチャネル注入を行う工程と を備えたことを特徴とする請求項6記載の半導体装置の 製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およびその製造方法に関するものであり、特に半導体装置の20 分離構造に関するものである。

[0002]

【従来の技術】集積回路の設計やプロセス技術の進歩に より、高密度の記憶素子と高密度の演算回路を同一チッ プ内に搭載した集積回路の製造が可能になってきてお り、デバイスの微細化、高機能化が図られている。この ような構造の中でも特に、MPU (Micro Processing U nit) を始めとする高度な集積論理回路(以下ロジック 回路という)とDRAM (Dynamic Random Access Memo ry) が同一チップ内に形成されているものは、ロジック 混載DRAM (Dynamic Random Access Memory) と呼ば れており、一つのチップの中に目的の異なる複数のMO S型素子を作り込む必要があるため、それぞれの目的に 合わせてゲート酸化膜の膜厚を変化させることによって 所望のトランジスタ特性が得られるように調節を行って いる。このような半導体装置の素子間の絶縁分離として は、他の絶縁分離に比べて所要面積と寄生容量が非常に 小さくできるトレンチ分離が高集積化および高速化に有 効である。このトレンチ分離は、分離領域となる半導体 基板の表面に溝を形成した後、CVD (Chemical Vapor Deposition) 法によってシリコン酸化膜を溝内に埋め 込み、表面をエッチングして溝内にのみ酸化膜を残すこ とによって形成されており、熱酸化によって分離膜を形 成する場合に比べて、バーズビークによる活性領域の減 少を抑制できるため、トレンチ分離の形状が制御しやす く、微細化に適した方法である。

【0003】図20は従来の半導体装置の素子を示す断面図であり、DRAMメモリセルとロジック回路が一つの半導体基板上に形成されているものである。図において、101は半導体基板、102は溝、103および15004はシリコン酸化膜、1051および1052はゲー

ト酸化膜、106はポリシリコン層、1061および1062は層間絶縁膜、107は金属シリサイド層、108はサイドウォール、109はゲート電極、1010ないし1013はソース・ドレイン領域、1018はストレージノード、1019はキャパシタ絶縁膜、1020はセルプレート、1022はキャパシタであり、キャパシタはセルプレート、1022はキャパシタであり、キャパシタ絶縁膜1019およびセルプレート1020から形成されている。また、溝102、シリコン酸化膜103および104によってトレンチ分離が形成され、このトレン10チ分離によって活性領域毎に分離されている。そして、ゲート電極109は、ポリシリコン層106および金属シリサイド層107などから形成されている。

【0004】DRAMメモリセルのソース・ドレイン領 域1011とゲート電極109は、図中Xの部分で、ゲ ート酸化膜1051を介して水平方向に重なっている。 微細化が進むにつれて、この重なり部分の幅が一つのメ モリセルに占める割合は高くなり、例えばnMOSの場 合ではゲート電極109よりも高い電圧がソース・ドレ イン領域1011に印加されると、ソース・ドレイン領 20 域1011表面に高電界が発生して、BTBT (Band t o Band Tunneling) によるリーク電流が、キャパシタ1 022と半導体基板101の間に発生することがあっ た。リーク電流が流れないことは、DRAMメモリセル にとって最も重要な特性であり、リーク電流が発生する と、リフレッシュ特性を悪化させ、消費電力および信頼 性の面で問題となるため、ゲート酸化膜1051を7~ 10nm程度(DRAMメモリセルのゲート長しi= 0.2 μm程度の時) にしてゲート電極109とソース ・ドレイン領域1011が互いに及ぼす影響を低減させ 30 る必要がある。また、ロジック部やDRAM部の周辺回 路などのメモリセル以外の部分では、駆動能力の高い高 速なトランジスタが要求され、ON電流が十分に流れる ことが最も重要な特性である。そこで、ロジック回路部 のトランジスタのゲート酸化膜1052をDRAMメモ リセルのトランジスタのゲート酸化膜1051よりも3 n m程度薄く (ゲート長L2=0.2 μm程度の時) 形 成することによって、メモリセルではリーク電流を抑 え、メモリセル以外の部分では駆動能力を高くする構造 となっている。

#### [0005]

【発明が解決しようとする課題】しかしながら、このように一つの半導体基板上に異なる膜厚を有するゲート酸化膜を形成した場合、トレンチ分離のために半導体基板に形成された溝の内部に埋め込まれたシリコン酸化膜が、メモリセル以外の部分の活性領域と隣接する所で、溝の縁に沿って落ち込んでしまうという問題点がある。図21は従来の半導体装置の素子を示す断面図であり、図20に示したYの部分の拡大図である。この図に示したように、溝2の内部に埋め込まれたシリコン酸化膜1

04は、メモリセルではなだらかに形成されているが、 ロジック回路部ではそれぞれの活性領域と溝102の境

界部分に沿って、落ち込みを生じている。 【0006】図22~図27は、従来の半導体装置の製 造方法の一工程を示す断面図であり、図22において、 1031はシリコン酸化膜、1021はシリコン窒化膜 である。まず、半導体基板101の表面上にシリコン酸 化膜1031およびシリコン窒化膜1021を形成し、 フォトレジストマスク (図示せず)を用いて溝102形 成領域を開口するようにシリコン窒化膜1021をパタ ーニングした後、このパターニングされたシリコン窒化 膜1021をマスクとして溝102を形成する。図22 はこの工程が終わった段階での半導体装置の断面図であ る。図23において、103および104はシリコン酸 化膜である。図23を参照して、熱酸化によって溝10 2内にシリコン酸化膜103を形成した後、CVD法に よってシリコン酸化膜104を溝102内に埋め込む。 図23はこの工程が終わった段階での半導体装置の断面 図である。次にシリコン酸化膜104の表面をCMP (Chemical Mechanical Polising) によって平坦化した 後、シリコン窒化膜1021およびシリコン酸化膜10 31を除去してトレンチ分離が完成する。図24はこの 工程が終わった段階での半導体装置の断面図である。 【0007】図25において、1053はゲート酸化 膜、1042はレジストパターンである。図を参照し て、熱酸化により全面にゲート酸化膜1053を3~6 nm程度形成した後、DRAMメモリセルの活性領域を 覆うレジストパターン1042を形成し、このレジスト パターン1042をマスクとしてロジック回路の活性領 域表面上のゲート酸化膜1053を除去する。図25は この工程が終わった段階での半導体装置の断面図であ る。この図からわかるように、メモリセルのゲート絶縁 膜1053は残して、ロジック回路部でのみゲート酸化 膜1053を除去するため、ロジック回路部のゲート酸 化膜1053と溝102の境界部分では、その縁に沿っ て、シリコン酸化膜104の形状が落ち込んでいる。そ して、レジストパターン1042を除去した後、再度熱 酸化によって4~7 n m程度のゲート酸化膜1052を 全面に形成してから、ゲート電極109を形成する。図 40 26はこの工程が終わった段階での半導体装置の素子を 示す断面図である。

【0008】この後、サイドウォール108、ソース・ドレイン領域1010および1011、またはソース・ドレイン領域1012および1013、層間絶縁膜1061、コンタクトホール1016、配線1017、層間絶縁膜1062、コンタクトホール23、ストレージノード1018、キャパシタ絶縁膜1019およびセルプレート1020を形成して図20に示した半導体装置が形成される。図27は図26のZ-Z断面における断面図である。図27に示した落ち込みは、溝102とロジ

ック回路部のゲート酸化膜1052との境界部分に沿っ て全体に発生するが、このようにシリコン酸化膜104 が落ち込むと、ゲート電極下の活性領域端部で電界集中 が起きて逆ナローチャネル効果が起こるため、しきい値 電圧が低下してしまうという問題点があった。

【0009】本発明は、上記した課題を解決するために なされたもので、一つの半導体基板にDRAMメモリセ ルとロジック回路など、ゲート酸化膜厚の違うトランジ スタを含む構造が形成されていても、溝の縁に沿った部 分のシリコン酸化膜が落ち込むことなく、トレンチ分離 10 に接する部分の活性領域端部の形状をほぼ同一に形成す ることができ、活性領域の形状によってトランジスタ特 性が左右されず、それぞれの衆子の特性を良好に保った ままでチップの小型化を図ることができるトレンチ分離 を備えた半導体装置およびその製造方法を得ることを目 的とするものである。この発明に対する先行技術調査の 結果としては、シリコン酸化膜およびシリコン窒化膜を マスクとしたイオン注入によって、イオンチャネリング を行うCMOS構造の半導体装置の製造方法が記載され た特開平3-99430号公報と、一つのマスクを用い 20 てウェル注入とゲート電極へのイオン注入を行うCMO S構造の半導体装置の製造方法が記載された特開平9-74072号公報があげられているが、これらはいずれ もゲート酸化膜厚が均一なものである。

#### [0010]

【課題を解決するための手段】この発明に係る半導体装 置は、半導体基板の主表面に形成された溝と、溝の内部 に埋め込まれたシリコン酸化膜と、溝に取り囲まれて半 導体基板の主表面の第1の部分に配設された第1の活性 領域と、第1の活性領域の主表面上に形成された第1の 30 ゲート酸化膜を有する第1の電界効果素子と、半導体基 板の主表面の第2の部分に、溝に取り囲まれて配設さ れ、第1の活性領域と同一の端部形状を有する第2の活 性領域と、第2の活性領域の主表面上に形成され、第1 のゲート酸化膜と異なる膜厚を有する第2のゲート酸化 膜を有する第2の電界効果素子とを備えたものであり、 一つのチップの中の複数の活性領域の表面に異なる膜厚 のゲート酸化膜が形成されているにも関わらず、溝の縁 に沿った部分のシリコン酸化膜が落ち込むことなく、ト レンチ分離に接する部分の活性領域端部の形状をほぼ同 一に形成されているため、活性領域の形状によってトラ ンジスタ特性が左右されない。

【0011】さらに、第1の活性領域および第2の活性 領域を取り囲む溝の幅が同一で、溝底面からシリコン酸 化膜表面までの高さが同一であることを特徴とするもの であり、この表面上を通るゲート電極をパターニングす る時の写真製版工程で焦点深度に対するマージンが確保 できるため、第2のシリコン酸化膜表面に堆積されたゲ ート電極材料をエッチングする際に、ゲート電極材料の

ート電極材料を取り残さないようにするために、エッチ ングしすぎて、エッチングストッパーであるゲート酸化 膜を突き抜けて半導体基板表面まで削ってしまうことも ない。

【0012】また、第1の電界効果素子の表面上に形成 され第1の電界効果電界効果素子に到達する開口を有す る層間絶縁膜と、開口を通って第1の電界効果素子に接 続するキャパシタを備え、第1のゲート酸化膜が第2の ゲート酸化膜よりも厚いことを特徴とするものであり、 ゲート酸化膜が厚いためにリーク電流を抑制してリフレ ッシュ特性のよいDRAMと、ゲート酸化膜が薄いため に駆動能力が高く、逆ナローチャネル効果を抑えてしき い値の低下が抑制されたロジック回路を一つのチップの 中に作り込むことができる。

【0013】また、半導体基板の主表面に配設された第 1および第2の活性領域を取り囲む溝を形成する工程 と、溝を埋め込む第1のシリコン酸化膜を形成する工程 と、第1および第2の活性領域を覆う第2のシリコン酸 化膜を形成する工程と、第2のシリコン酸化膜表面上に 第1の活性領域主表面上に開口を有する第1のマスクを 形成して、第1の活性領域主表面上の第2のシリコン酸 化膜をエッチングする工程と、第1の活性領域主表面上 に第1のゲート酸化膜を形成する工程と、第1のマスク を除去する工程と、第2の活性領域主表面上に開口を有 する第2のマスクを形成して、第2の活性領域主表面上 の第2のシリコン酸化膜をエッチングする工程と、第2 のマスクを除去する工程と、第1および第2の活性領域 主表面上に第2のゲート酸化膜を形成する工程と、第1 および第2の活性領域主表面に第1および第2の電界効 果素子を形成する工程とを備えたものであり、一つのチ ップの中の複数の活性領域の表面に異なる膜厚のシリコ ン酸化膜を形成しても、溝の縁に沿って溝内のシリコン 酸化膜が落ち込むことがないため、活性領域がトレンチ 分離に接する部分の形状をほぼ同一に形成することがで き、活性領域の形状によってトランジスタ特性が左右さ

【0014】さらに、第1のマスクがポリシリコン膜で あることを特徴とするものであり、ポリシリコン膜はシ リコン酸化膜をドライエッチングする際に、選択比50 以上を確保できるため、さらに制御性よくシリコン酸化 膜をエッチングすることができる。

【0015】また、層間絶縁膜を形成する工程と、層間 絶縁膜に第1の電界効果素子に到達する開口を形成する 工程と、開口を通って第1の電界効果素子に到達するキ ャパシタを形成する工程をさらに備えたことを特徴とす るものであり、DRAMメモリセルのゲート酸化膜を厚 く形成して、リーク電流を抑制し、それ以外の部分はゲ ート酸化膜を薄くして駆動能力を高くしても、溝の縁に 沿って落ち込みを生じず活性領域の形状が均一にできる 取り残しによるショートが発生することがない。逆にゲ 50 ため、逆ナローチャネル効果を抑えてしきい値の低下を

抑制することができる。

【0016】また、第1のマスクを形成した後、第1の 活性領域主表面上の第2のシリコン酸化膜をエッチング する前に第1の活性領域に第1の電界効果素子のチャネ ル注入を行う工程と、第2のマスクを形成した後、第2 の活性領域主表面上の第2のシリコン酸化膜をエッチン グする前に第2の活性領域に第2の電界効果素子のチャ ネル注入を行う工程とを備えたことを特徴とするもので あり、それぞれの素子のチャネル注入を第2のシリコン 酸化膜を介して行い、この第2のシリコン酸化膜を除去 10 し、ゲート酸化膜をあらためて形成しているため、チャ ネル注入の際に半導体基板表面を保護することができ、 良好な膜質を有するゲート酸化膜を得ることができる。 [0017]

7

【発明の実施の形態】実施の形態1. 図1および図2は この発明の実施の形態1を示す半導体装置の断面図であ り、図2は図1に示したA-A断面における断面図であ る。図1において、1は半導体基板、2は溝、3および 4はシリコン酸化膜、51および52はゲート酸化膜、 6はポリシリコン層、7は金属シリサイド層、8はサイ ドウォール、9はゲート電極、10ないし15はソース ・ドレイン領域、61および62は層間絶縁膜、16お よび23はコンタクトホール、17は配線、18はスト レージノード、19はキャパシタ絶縁膜、20はセルプ レート、22はキャパシタである。ゲート電極9は、ポ リシリコン層6とタングステンシリサイドなどの金属シ リサイド層7からなっており、溝2、シリコン酸化膜3 およびシリコン酸化膜4からトレンチ分離が形成されて いる。また、キャパシタ22はリンを1~5×1020/ cm³程度含む多結晶シリコンからなるストレージノー ド18、5~10 nm程度の膜厚を有し、シリコン窒化 酸化膜からなるキャパシタ絶縁膜19および、リンを1 ~5×1020/c m3程度含む多結晶シリコンからなる セルプレート20から形成されている。また、溝2、シ リコン酸化膜3および4によってトレンチ分離が形成さ れ、このトレンチ分離によって活性領域毎に分離されて いる。コンタクトホール16を介して、ソース・ドレイ ン領域12に配線17が接続されており、コンタクトホ ール23を介してキャパシタ22がソース・ドレイン領 域11に接続されている。また、これ以外にもソース・ ドレイン領域10および13、ゲート電極9にそれぞれ 接続する配線が層間絶縁膜に形成されたコンタクトホー ルを介して形成されている(図示せず)。

【0018】図1を参照して、例えば第1の電界効果素 子としてのロジック回路部のトランジスタのゲート長し 2=200 n m程度の時、ロジック回路部の溝2の幅は 200 nm~500 nm程度であり、溝2の深さは15 0~500 n m程度である。ただし、溝2の幅は場所に よって異なり、5000mm程度になることもあるが、

(ダミーパターン)などで、溝2の幅を調節し、埋め込 み後のシリコン酸化膜4の表面の凹凸が少なくなるよう にする。

【0019】そして、5~30nm程度のシリコン酸化 膜3が溝2内部の半導体基板表面を覆って形成され、溝 2の内部はシリコン酸化膜4によって埋め込まれてい る。ロジック回路の活性領域の半導体基板1表面には4 ~7 n m程度の膜厚のゲート酸化膜52が形成され、そ の上に50~150nm程度のポリシリコン層6と、5 0~150 n m程度の膜厚の金属シリサイド層7からな るゲート電極9が形成されている。半導体基板1に溝2 を形成する工程などによって、半導体基板1に形成され る欠陥が素子特性に及ぼす影響が十分に小さい場合に は、シリコン酸化膜3はなくてもかまわない。ポリシリ コン層6は1×10<sup>21</sup>/cm<sup>3</sup>程度のリンやヒ素(nM OS)、またはボロンやフッ化ボロン(pMOS)など の不純物を含む。また、ソース・ドレイン領域12およ び13は、リンやヒ素、またはボロンやフッ化ボロンな どの不純物を1×1018/cm3程度含み、さらに必要 に応じて、ヒ素を1×1020/c m3程度含む領域を備 えたLDD (Lightly Doped Drain) 構造になっている (図示せず)。

【0020】そして、例えば第2の電界効果素子として のDRAMメモリセルのトランジスタのゲート長Li= 200 nm程度の時、溝2の幅は場所によって異なり、 最小分離幅は100nm~200nm、それ以外の部分 では200 nm~400 nm程度であり、溝2の深さは 150~500 n m程度である。また、ゲート酸化膜5 1の膜厚は7~10nm程度であり、これ以外の部分に ついては、ロジック回路部と同様の構造を有する。DR AMメモリセルにおいては、キャパシタに蓄積された電 荷によって情報を蓄積し、一定時間毎にリフレッシュ (読み出し/書き込み)を行なっており、リーク電流が 流れると、キャパシタに蓄積された情報が余分に失わ れ、リフレッシュ特性が劣化するため、他の部分のトラ ンジスタに比べてリーク電流の抑制がより重要になって くる。

【0021】キャパシタ22にデータを書き込むとき は、メモリセルの各電極に与える電圧をVG=2.0 V、V<sub>B</sub>=-1.0V、ソース・ドレイン領域12に接 続するビットライン (図示せず) に0 Vを印加し、デー 夕を消去するときは、 $V_G = 2.0V$ 、 $V_B = -1.0$ V、ソース・ドレイン領域10に接続するビットライン (図示せず)に2.0 V程度の電圧を印加する。また、 データを読み出すときはビットラインに印加する電圧を 1.0 V程度とする。そして、ロジック回路では、ゲー ト電板9、ソース・ドレイン領域10、11および半導 体基板1(ウェル)に電圧をかけることによって、ゲー ト電極9下の半導体基板1表面にチャネルが形成され、 その場合は素子を形成しない部分も半導体基板1を残す 50 ソース・ドレイン領域10、11の一方がソース、他方 がドレインとなり、回路として動作する。例えばn MO Sトランジスタの場合、ロジック回路の各電極に印加する電圧は、 $V_G=2$ . 5 V、 $V_D=2$ . 5 V、 $V_S=0$  V、 $V_B=0$  V程度である。また、この実施の形態においては、DRAMメモリセル部以外でも一つの活性領域に二つのトランジスタが形成された半導体装置を用いて説明を行っているが、特にこれに限られるものではない

【0022】この半導体装置によれば、一つのチップの 中に複数の異なる膜厚のゲート酸化膜が形成されている にも関わらず、溝2の縁に沿った部分のシリコン酸化膜 4が落ち込むことなく、トレンチ分離に接する部分の活 性領域端部の形状をほぼ同一に形成することができるた め、活性領域の形状によってトランジスタ特性が左右さ れないという効果を奏する。それによって、ゲート酸化 膜が厚いためにリーク電流を抑制してリフレッシュ特性 がよく、低消費電力化されるとともに信頼性の高いDR AMと、ゲート酸化膜が薄いために駆動能力が高く、逆 ナローチャネル効果を抑えてしきい値の低下を抑制する ことができ、高速かつ信頼性の高いロジック回路を一つ 20 のチップの中に作り込むことができ、半導体装置の特性 を良好に保ったままでチップの小型化を図れる。さら に、それぞれの活性領域を取り囲む溝2の幅が等しい部 分については、膜厚の厚いゲート酸化膜51が形成され た活性領域に隣接する部分と、膜厚の薄いゲート酸化膜 52が形成された活性領域に隣接する部分で、シリコン 酸化膜4表面の高さにばらつきが生じない。それによっ て、ゲート電極パターニング時の写真製版工程で焦点深 度に対するマージンが確保でき、このシリコン酸化膜4 表面に堆積されたゲート電極材料をエッチングする際 に、ゲート電極材料を取り残してショートが発生するこ とがない。逆にゲート電極材料を取り残さないようにす るために、エッチングしすぎて、エッチングストッパー であるゲート酸化膜を突き抜けて半導体基板表面まで削 ってしまうこともないため、半導体基板の表面荒れによ るリーク電流が流れる恐れがなく半導体装置の信頼性が 向上する。

【0023】図3~図14は、この発明の実施の形態1を示す半導体装置の製造方法の一工程を示す断面図であり、ゲート酸化膜を厚く形成する部分(以下厚膜部という)と、ゲート酸化膜を薄く形成する部分(以下薄膜部という)が隣接しており、DRAMのメモリセルおよびセンスアンプは厚膜部に形成され、ロジック回路は薄膜部に形成された一例を示している。図3において、21はシリコン窒化膜、31はシリコン酸化膜である。まず、半導体基板1上に熱酸化によってシリコン酸化膜31を5~30nm程度形成した後、シリコン窒化膜21を100~300nm程度形成する。図3は、この工程が終わった段階での半導体装置の断面図である。次に、溝2の形成領域を除く部分に形成したフォトレジストな50

10

どの写真製版パターン (図示せず)をマスクとして異方 性エッチングを行い、シリコン窒化膜21をパターニン グしてから写真製版パターンを除去する。 図4は、この 工程が終わった段階での半導体装置の断面図である。 【0024】そして、残ったシリコン窒化膜21をマス クにして、シリコン酸化膜31および半導体基板1を異 方性エッチングし、半導体基板1の表面に深さ100~ 500nm、ロジック回路部では幅100~500nm 程度の溝2を形成する。この時、DRAMメモリセルで の溝2の幅は最小分離幅部分では100nm~200n m程度、それ以外の部分は200~400nm程度であ る。図5はこの工程が終わった段階での半導体装置の素 子を示す断面図である。次に減圧CVD法により全面に シリコン酸化膜4を300nm~1000nm程度の膜 厚で形成してから、シリコン窒化膜21をストッパーと したCMP法によって、シリコン窒化膜21表面上のシ リコン酸化膜4を除去し、溝2とシリコン窒化膜21か らなる開口の内部のみにシリコン酸化膜4を残す。その 後、熱リン酸によるウェットエッチングでシリコン窒化 膜21を除去した後、シリコン酸化膜31を除去する。 図6はこの工程が終わった段階での断面図である。

【0025】図7において、32はシリコン酸化膜であ る。図を参照して、熟酸化によって半導体基板1表面上 に3~15nm程度のシリコン酸化膜32を形成する。 図7はこの工程が終わった段階での半導体装置の素子を 示す断面図である。そして、nMOSの場合はnMOS の部分を開口するマスクを形成してボロンや弗化ボロン をイオン注入し、pMOSの場合はpMOSの部分を開 口するマスクを形成してリンやヒ素などの不純物をイオ ン注入することによって、DRAMメモリセルおよびそ れ以外の部分にチャネル注入層を除くウェル(図示せ ず)を形成する。このウェル形成のイオン注入は、必要 に応じてチャネル注入層形成の際に同時に行ってもかま わない。図8において、211はシリコン窒化膜、41 はレジストパターンである。図を参照して、シリコン酸 化膜32の上にシリコン窒化膜211を5~30nm程 度形成した後、厚膜部のメモリセルの活性領域を開口す るレジストパターン41を形成し、このレジストパター ン41を用いてメモリセルの半導体基板1表面上のシリ コン窒化膜211を除去する。その後、ボロンまたは弗 化ボロンをイオン注入してメモリセルのチャネル注入層 (図示せず)を形成する。図8はこの工程が終わった段 階での半導体装置を示す断面図である。

【0026】図9において42はレジストパターンである。図を参照して、レジストパターン41を除去し、それから厚膜部のうち、メモリセルと異なるしきい値を有するトランジスタを用いるセンスアンプの活性領域を開口するレジストパターン42を形成して、センスアンプの半導体基板1表面上に形成されたシリコン窒化膜211を除去する。その後、ボロンなどイオン注入してチャ

した後、パターニングすることによってゲート電極9を 形成する。

ネル注入層 (図示せず)をセンスアンプの活性領域に形 成する。図9はこの工程が終わった段階での半導体装置 の断面図である。厚膜部において、さらに異なったしき い値を有するトランジスタが存在する場合は、レジスト パターンの形成とイオン注入を同様に繰り返し行えばよ い。図10において、53はシリコン酸化膜である。次 に、レジストパターン42を除去してから、シリコン窒 化膜211をマスクとして弗化水素酸により、厚膜部の シリコン酸化膜32を除去した後、再度熱酸化を行い、 ゲート酸化膜53を形成する。図10はこの工程が終わ 10 った段階での半導体装置の断面図であり、半導体基板1 表面上のうちのメモリセルおよびセンスアンプにはゲー ト酸化膜53が形成され、ロジック回路部にはシリコン 酸化膜32およびシリコン窒化膜211が形成された状 態である。

【0028】そして、nMOSならばリンやヒ素、pM OSならばボロンやフッ化ボロンなどを3×1013/c  $m^2$ 、20~40keV程度でイオン注入してソース・ ドレイン領域10ないし15を形成し、減圧CVD法に よって50~100nm程度シリコン酸化膜を堆積・エ ッチバックしてサイドウォール8を形成する。図13は この工程が終わった段階での半導体装置を示す断面図で ある。ソース・ドレイン領域12ないし15をLDD構 造とする場合は、ここで、メモリセルが形成される領域 をマスクで覆って、さらにヒ素 (nMOS)や、ボロン または弗化ボロン (p MOS) を 1×10<sup>15</sup>~5×10 15/c m<sup>2</sup>程度注入して形成される1×10<sup>20</sup>/c m<sup>3</sup>程 度の不純物濃度の不純物領域と合わせてソース・ドレイ ン領域とする(図示せず)。その後、減圧CVD法によ って200 nm~600 nm程度の層間絶縁膜61を堆 積し、ソース・ドレイン領域12に到達するコンタクト ホール16をドライエッチング法で0.1µm~0.5  $\mu$ m径で開口する。そして、リンを $1\times10^{20}\sim5\times1$ O<sup>20</sup>/cm<sup>3</sup>程度含む多結晶シリコンをCVD法で50 ~150nm程度堆積した後、タングステンシリサイド (WSi)をCVD法で50~150nm堆積してか ら、パターニングし、配線17を形成する。図14はこ の工程が終わった段階での半導体装置を示す断面図であ

【0027】図11において、43はレジストパターン である。図を参照して、熱リン酸によりシリコン窒化膜 211を除去した後、厚膜部および薄膜部のpMOSの 活性領域を覆い、薄膜部のnMOSの活性領域を開口す るレジストパターン43でマスクをして、ボロンや弗化 20 ボロンなどの不純物をイオン注入することによって、ロ ジック回路のnMOSのチャネル注入層(図示せず)を 形成する。pMOSの場合もnMOSの場合と同様に厚 膜部および薄膜部のnMOSの活性領域を覆い、薄膜部 のpMOSの活性領域を開口するマスクをしてリンやヒ 素などをイオン注入することによってチャネル注入層 (図示せず)を形成する。そして、シリコン酸化膜32 を除去する。図11はこの工程が終わった段階での半導 体装置を示す断面図である。ここでは、ロジック回路部 のnMOSおよびpMOSのしきい値がそれぞれ1種類 の場合について説明をしているが、nMOSまたはpM OSの中でもしきい値が異なるものがあれば、チャネル 注入層の導電型およびしきい値によってマスクのかけ方 を分けてチャネル注入を繰り返す必要がある。そして、 レジストパターン43を除去してから、熱酸化によって 全面に4~7 n m程度の膜厚を有するシリコン酸化膜5 2を形成する。図12はこの工程が終わった段階での半 導体装置の断面図である。この段階で、DRAMのメモ リセル、センスアンプおよびロジック回路のすべての領 域のトランジスタにチャネル注入層が形成されている。 この実施の形態1においては、センスアンプが厚膜部に 形成されているが、薄膜部に形成してもよい。チャネル 注入層形成のためのイオン注入は、ゲート酸化膜厚、チ ャネル注入層の導電型、およびチャネル注入層の不純物 濃度が同じ部分を同時に行う。次に、n MOSの場合は リンやヒ素、pMOSの場合はボロンやフッ化ボロンな どの不純物を1×10<sup>21</sup>/c m<sup>3</sup>程度含み、50~10 Onm程度の膜厚を有するポリシリコン層6をCVD法

によって堆積し、タングステンシリサイドなどの金属シ

【0029】そしてさらに、層間絶縁膜(図示せず)を 形成した後、コンタクトホール(図示せず)を形成し、 そのコンタクトホールの中に配線材料を埋め込むことに よって、ソース・ドレイン領域10に接続する配線(ビ ットライン) やソース・ドレイン領域13ないし15に 接続する配線を形成する(図示せず)。ソース・ドレイ ン領域10および12ないし15に接続する配線は、回 路構成の都合に合わせていずれを先に形成してもかまわ ない。そして、層間絶縁膜62を形成し、コンタクトホ ール23を形成してから、リンなどの不純物を1×10 20~5×1 020/c m3程度含有した多結晶シリコンを 600~1000 n m程度全面に堆積し、パターニング して所定の領域にのみ配置することでストレージノード 18を形成する。そして、キャパシタ絶縁膜19となる シリコン窒化酸化膜をCVD法で5~10nm程度堆積 し、さらにその上にセルプレート20となる、リンなど の不純物を1×1020~5×1020/c m3程度含有し た多結晶シリコンを50~100 nm程度堆積してパタ ーニングすることによってキャパシタ22を形成する。 以上のようにして図1に示した半導体装置が形成され る。

【0030】また、ソース・ドレイン領域10ないし1 5に到達するコンタクトホールをそれぞれ形成した段階 リサイド層7をCVD法またはスパッタ法によって形成 50 で、そのコンタクトホール内に露出したソース・ドレイ

ン領域と同じ導電型を有する不純物領域をSAC(Self Aligned Contact) 注入により形成してもよい。このよ うな不純物領域は、メモリセルではリンを50~150 keV、1×10<sup>13</sup>~1×10<sup>14</sup>/cm<sup>2</sup>程度で注入 し、1×1018/cm3程度の不純物濃度を有する不純 物領域とすることによって、チャネル注入層とソース・ ドレイン領域の不純物濃度ピークによるpn接合の電界 を緩和することができ、キャパシタ22から半導体基板 1 (ウェル)へのリーク電流が抑制されるため、リフレ ッシュ特性がよく、半導体装置の信頼性が向上する。ま 10 た、メモリセル以外の部分ではnMOSならばリン、p MOSならばボロンや弗化ボロンを20~50keV、 5×10<sup>13</sup>~30×10<sup>13</sup>/cm<sup>2</sup>程度でイオン注入 し、5×10<sup>18</sup>/cm<sup>3</sup>程度の不純物濃度を有する不純 物領域とすることによって、コンタクトホール内に埋め 込まれた配線とソース・ドレイン領域のコンタクト抵抗 を下げ、駆動能力を向上させることができる。この実施 の形態1では、ロジック回路、DRAMのメモリセルお よびセンスアンプの形成された半導体装置について記載 したが、一つのチップの中に異なる複数のゲート酸化膜 20 厚を有するものであれば、特にこれに限定されるもので はない。

【0031】この半導体装置の製造方法によれば、一つ のチップの中に複数の異なる膜厚のゲート酸化膜を形成 する工程で、これらの活性領域表面に形成されたシリコ ン酸化膜を除去する回数や条件をほぼ同じにしているた め、溝2の縁に沿った部分のシリコン酸化膜4が落ち込 むことがない。したがって、表面に異なる膜厚のゲート 酸化膜が形成されていても、活性領域がトレンチ分離に 接する部分の形状をほぼ同一に形成することができるた 30 め、活性領域の形状によってトランジスタ特性が左右さ れないという効果を奏する。それによって、ゲート酸化 膜が厚いためにリーク電流を抑制してリフレッシュ特性 が向上し、低消費電力化されるとともに信頼性の向上し たDRAMメモリセルと、ゲート酸化膜が薄いために駆 動能力が向上するとともに、逆ナローチャネル効果を抑 えてしきい値の低下を抑制することができ、高速かつ信 頼性も向上したロジック回路を一つのチップの中に作り 込むことができ、半導体装置の特性を良好に保ったまま で小型化された半導体装置の製造方法を得ることができ る。また、膜厚の厚いゲート酸化膜が形成された活性領 域に隣接する部分と、膜厚の薄いゲート酸化膜が形成さ れた活性領域に隣接する部分で、シリコン酸化膜4の表 面がエッチングされる回数および条件が同じであるた め、溝2の幅が等しい部分については、シリコン酸化膜 4表面の高さにばらつきが生じない。それによって、ゲ ート電極パターニング時の写真製版工程で焦点深度に対 するマージンが確保でき、このシリコン酸化膜4表面に 堆積されたゲート電極材料をエッチングする際に、ゲー ト電極材料の取り残しによるショートが発生することが 50

ない。逆にゲート電極材料を取り残さないようにするた めに、エッチングしすぎて、エッチングストッパーであ るゲート酸化膜を突き抜けて半導体基板表面まで削って しまうこともないため、歩留まりが向上するとともに、 半導体基板の表面荒れによるリーク電流を生じる恐れが なく信頼性が向上した半導体装置を得ることができる。 【0032】また、図15において212はポリシリコ ン膜であり、半導体基板表面にトレンチ分離を形成した 後、その表面上にシリコン酸化膜32を形成してから、 さらにその表面上にポリシリコン膜212が形成される 工程が終わった段階での半導体装置の断面が図15に示 されている。これは、シリコン酸化膜32をエッチング するためのマスクであるシリコン窒化膜211の代わり に形成されているものであり、複数のレジストパターン を用いてシリコン酸化膜32を除去していく順序につい ては、シリコン窒化膜211の場合と同様である。この ポリシリコン膜の除去については、等方性のドライエッ チングで行う。シリコン酸化膜32をドライエッチング する際に、シリコン窒化膜の選択比は3~20程度であ るのに対し、ポリシリコン膜の選択比を50以上確保で きるため、さらに制御性よくシリコン酸化膜32をエッ チングすることができ、半導体装置の微細化にも有効で

【0033】実施の形態2. 図16~図18はこの発明 の実施の形態2を示す半導体装置の製造方法の一工程を 示す断面図であり、実施の形態1で示した半導体装置を 製造する別の方法である。この製造方法によって、図1 に示した半導体装置が製造される。まず、実施の形態1 と同様にして、半導体基板1表面に溝2、シリコン酸化 膜3および4からなるトレンチ分離を形成する。そし て、実施の形態1と同様にしてシリコン酸化膜32を形 成し、nMOSの部分を開口するマスクを形成してボロ ンや弗化ボロンをイオン注入し、pMOSの部分を開口 するマスクを形成してリンやヒ素などの不純物をイオン 注入することによって、メモリセルおよびそれ以外の部 分にチャネル注入層を除くウェル(図示せず)を形成す る。ここまでの工程は、実施の形態1と同一である。図 16において、44はレジストパターンである。実施の 形態1と同様にして、シリコン酸化膜32の上にシリコ ン窒化膜211を5~30 nm形成した後、薄膜部を覆 うレジストパターン44を形成し、このレジストパター ン44を用いて厚膜部の半導体基板1表面上のシリコン 窒化膜211を除去する。図16はこの工程が終わった 段階での半導体装置を示す断面図である。実施の形態1 では、同じゲート酸化膜厚を有する部分であっても、メ モリセルやセンスアンプなど、しきい値が異なる部分毎 にシリコン窒化膜211を除去するとともにチャネル注 入層を形成していたが、この実施の形態2においては、 ゲート酸化膜厚が同じ部分毎にシリコン窒化膜211を 除去している。

【0034】次に、レジストパターン44を除去してか ら、メモリセルの活性領域を開口するレジストパターン 41を形成し、ボロンまたは弗化ボロンをイオン注入し てメモリセルのチャネル注入層 (図示せず)を形成す る。図17はこの工程が終わった段階での半導体装置の 断面図である。そして、レジストパターン41を除去し てから、センスアンプの活性領域を開口するレジストパ ターン42を形成し、イオン注入によってセンスアンプ のチャネル注入層(図示せず)を形成する。図18はこ の工程が終わった段階での半導体装置の断面図である。 実施の形態1と同様、厚膜部において、さらに異なった しきい値を有するトランジスタが存在する場合は、レジ ストパターンの形成とイオン注入を同様に繰り返し行え ばよい。次に、実施の形態1と同様にして、レジストパ ターン42を除去した後、シリコン窒化膜211をマス クとして、厚膜部の半導体基板表面上のシリコン酸化膜 32を除去してから、再度熱酸化によってシリコン酸化 膜53を形成する。そして、実施の形態1と同様にして ロジック回路部の半導体基板表面上に残っていたシリコ ン酸化膜32を除去してから、熱酸化によって全面に4 ~7 n m程度の膜厚を有するシリコン酸化膜52を形成 する。その後も、実施の形態1と同様にしてゲート電極 9、ソース・ドレイン領域10ないし13、サイドウォ ール8、層間絶縁膜61、配線17、層間絶縁膜62、 およびキャパシタ22を形成する。以上のようにして図 1に示した半導体装置が形成される。

15

【0035】この半導体装置の製造方法によれば、一つ のチップの中に複数の異なる膜厚のゲート酸化膜を形成 する工程で、これらの活性領域表面に形成されたシリコ ン酸化膜を除去する回数や条件をほぼ同じにしているた 30 め、溝2の縁に沿った部分のシリコン酸化膜4が落ち込 むことがない。したがって、表面に異なる膜厚のゲート 酸化膜が形成されていても、活性領域がトレンチ分離に 接する部分の形状をほぼ同一に形成することができるた め、活性領域の形状によってトランジスタ特性が左右さ れないという効果を奏する。それによって、ゲート酸化 膜が厚いためにリーク電流を抑制してリフレッシュ特性 が向上し、低消費電力化されるとともに信頼性の向上し たDRAMメモリセルと、ゲート酸化膜が薄いために駆 動能力が向上するとともに、逆ナローチャネル効果を抑 えてしきい値の低下を抑制することができ、高速かつ信 頼性も向上したロジック回路を一つのチップの中に作り 込むことができ、半導体装置の特性を良好に保ったまま で小型化された半導体装置の製造方法を得ることができ る。また、膜厚の厚いゲート酸化膜が形成された活性領 域に隣接する部分と、膜厚の薄いゲート酸化膜が形成さ れた活性領域に隣接する部分で、シリコン酸化膜4の表 面がエッチングされる回数および条件が同じであるた め、溝2の幅が等しい部分については、シリコン酸化膜 4表面の高さにばらつきが生じない。それによって、ゲ 50 る。そのため、例えば、メモリセル部にゲート酸化膜厚

ート電極パターニング時の写真製版工程で焦点深度に対 するマージンが確保でき、このシリコン酸化膜4表面に 堆積されたゲート電極材料をエッチングする際に、ゲー ト電極材料の取り残しによるショートが発生することが ない。逆にゲート電極材料を取り残さないようにするた めに、エッチングしすぎて、エッチングストッパーであ るゲート酸化膜を突き抜けて半導体基板表面まで削って しまうこともないため、歩留まりが向上するとともに、 半導体基板の表面荒れによるリーク電流を生じる恐れが 10 なく、信頼性の向上した半導体装置を得ることができ

【0036】さらに、実施の形態1に示した半導体装置 の製造方法によれば、図19に示したように、センスア ンプ上を開口するレジストパターン42を形成する際 に、センスアンプとメモリセルの間にあるトレンチ分離 上でシリコン窒化膜211の端部を覆ってしまい、この 部分でシリコン窒化膜211がエッチングされず残って しまうことが起こりうる。このシリコン窒化膜211が 残っていると、その下のシリコン酸化膜32がエッチン グされず、熱酸化を行ってもゲート酸化膜53が形成さ れないため、この部分でのみシリコン酸化膜32がゲー ト酸化膜となってしまうが、シリコン酸化膜32はウェ ル形成のためのイオン注入など数々の工程を経て、膜質 が劣化しているためゲート酸化膜破壊を起こしてしまう ことがある。これに対して、この実施の形態2に係る半 導体装置の製造方法によれば、ゲート酸化膜51および 52の膜厚を決定するためのマスクとして使われるシリ コン窒化膜211の除去する際に、まずレジストパター ン44によって厚膜部全体のシリコン窒化膜211を除 去した後、チャネル注入などの必要な処理を行い、さら に残ったシリコン窒化膜211を熱リン酸などによって 選択的に除去している。このような方法では、レジスト パターンのずれによって、シリコン窒化膜211を取り 残すということがないため、レジストパターンのマージ ンが取れて歩留まりが向上する。

【0037】また、実施の形態1と同様に、シリコン窒 化膜211の代わりにポリシリコン膜を用いると、シリ コン酸化膜32をドライエッチングする際に、ポリシリ コン膜の選択比が高いため、さらに制御性よくシリコン 酸化膜32をエッチングすることができ、半導体装置の 微細化にも有効である。

#### [0038]

【発明の効果】本発明は、以上説明したように構成され ているので、以下のような効果を奏する。本発明は、一 つのチップの中の複数の活性領域の表面に異なる膜厚の ゲート酸化膜が形成されているにも関わらず、トレンチ 分離の溝内に埋め込まれたシリコン酸化膜が、溝の縁に 沿った部分で落ち込むことなく、トレンチ分離に接する 部分の活性領域端部の形状がほぼ同一に形成されてい

が厚くリーク電流が抑制されたトランジスタと、ロジック部にゲート酸化膜が薄く駆動能力が高く高速な動作が可能なトランジスタとを形成するなど、ゲート酸化膜の厚膜部と薄膜部のそれぞれに形成された素子の特性を良好に保ったままでチップの小型化を図ることができるという効果を奏する。

【0039】さらに、溝の幅が等しい部分では、溝内に埋め込まれたシリコン酸化膜の高さが同一となっており、この表面上を通るゲート電極をパターニングする時の写真製版工程で焦点深度に対するマージンが確保できる。それによって、このシリコン酸化膜表面に堆積されたゲート電極材料をエッチングする際に、ゲート電極材料の取り残しによるショートが発生することがない。また逆に、ゲート電極材料を取り残さないようにするために、エッチングしすぎて、エッチングストッパーであるゲート酸化膜を突き抜けて半導体基板表面まで削ってしまうこともないため、半導体基板の表面荒れによるリーク電流を生じる恐れがなく、半導体装置の信頼性が向上する。

【0040】また、ゲート酸化膜が厚いためにリーク電 20 流を抑制してリフレッシュ特性が向上し、低消費電力化 されるとともに信頼性の向上したDRAMメモリセル と、ゲート酸化膜が薄いために駆動能力が向上するとと もに、逆ナローチャネル効果を抑えてしきい値の低下を 抑制することができ、高速かつ信頼性も向上したロジック回路を一つのチップの中に作り込むことができ、半導体装置の特性を良好に保ったままでチップの小型化を図れる。

【0041】また、一つのチップの中の複数の活性領域の表面に異なる膜厚のゲート酸化膜を形成しても、トレ30ンチ分離の溝内部に埋め込まれたシリコン酸化膜が溝の縁に沿って落ち込むことがない。したがって、表面に異なる膜厚のゲート酸化膜が形成されていても、活性領域がトレンチ分離に接する部分の活性領域端部の形状がほば同一に形成することができる。そのため、例えば、メモリセル部にゲート酸化膜厚が厚くリーク電流が抑制されたトランジスタと、ロジック部にゲート酸化膜が薄く駆動能力が高く高速な動作が可能なトランジスタとを形成するなど、ゲート酸化膜の厚膜部と薄膜部のそれぞれに形成された素子の特性を良好に保ったままでチップが40小型化された半導体装置の製造方法を得ることができる。

【0042】さらに第2のシリコン酸化膜をエッチングするためのマスクとしてポリシリコン膜を用いており、ポリシリコン膜はシリコン酸化膜をドライエッチングする際に、選択比を50以上確保できるため、さらに制御性よくシリコン酸化膜をエッチングすることができ、微細化された半導体装置の製造方法を得ることができる。【0043】また、異なるゲート酸化膜を有するトランジスタを一つのチップ内に形成しても、活性領域端部の50

形状を均一にすることができる。それによって、ゲート酸化膜が厚いためにリーク電流を抑制してリフレッシュ特性が向上し、低消費電力化されるとともに信頼性の向上したDRAMメモリセルと、ゲート酸化膜が薄いために駆動能力が向上するとともに、逆ナローチャネル効果を抑えてしきい値の低下を抑制することができ、高速かつ信頼性も向上したロジック回路を一つのチップの中に作り込むことができ、半導体装置の特性を良好に保ったままで小型化された半導体装置の製造方法を得ることができる。

【0044】また、それぞれの素子のチャネル注入を第2のシリコン酸化膜を介して行い、この第2のシリコン酸化膜を除去し、ゲート酸化膜をあらためて形成しているため、半導体基板表面を保護することができ、ゲート酸化膜破壊が抑制されて信頼性の向上した半導体装置の製造方法を得ることができる。

#### 【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体装置を示す断面図である。

【図2】 本発明の実施の形態1に係る半導体装置を示す断面図である。

【図3】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図4】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図5】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図6】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

0 【図7】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図8】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図9】 本発明の実施の形態1に係る半導体装置の製造方法の一工程を示す断面図である。

【図10】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図11】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図12】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図13】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図14】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図15】 本発明の実施の形態1に係る半導体装置の 製造方法の一工程を示す断面図である。

【図16】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。

0 【図17】 本発明の実施の形態2に係る半導体装置の

製造方法の一工程を示す断面図である。

【図18】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。

19

【図19】 本発明の実施の形態2に係る半導体装置の 製造方法の一工程を示す断面図である。

【図20】 従来の半導体装置を示す断面図である。

【図21】 従来の半導体装置を示す断面図である。

【図22】 従来の半導体装置の製造方法の一工程を示 す断面図である。

す断面図である。

【図24】 従来の半導体装置の製造方法の一工程を示 す断面図である。

【図25】 従来の半導体装置の製造方法の一工程を示 す断面図である。


【図26】 従来の半導体装置の製造方法の一工程を示 す断面図である。

【図27】 従来の半導体装置の製造方法の一工程を示 す断面図である。


【符号の説明】

1 半導体基板、 2 溝、 4 シリコン酸化膜、 51 ゲート酸化膜、52 ゲート酸化膜、 53 ゲ 【図23】 従来の半導体装置の製造方法の一工程を示 10 ート酸化膜、 211 シリコン窒化膜、212 ポリ シリコン膜、 32 シリコン酸化膜、 41 レジス トパターン、 42 レジストパターン、 43 レジ ストパターン、 45 レジストパターン


【図1】




【図2】





【図3】




2 1:シリコン窟化膜 3 1:シリコン酸化膜









82:シリコン酸化酶






【図11】




48:レジストパターン


【図12】




【図13】



【図14】




【図15】




212:ポリシリコン旗

【図16】




44:レジストパターン


【図17】




【図18】



【図19】




【図20】



【図26】

【図27】



## フロントページの続き

(72)発明者 伊藤 康悦

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 堀田 勝之

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 5F032 AA16 AA35 AA44 AA77 BB06

CA07 CA14 CA17 DA28 DA33

DA43 DA53 DA78

5F048 AA01 AA07 AB01 AB03 AC03

AC10 BA01 BB06 BB08 BB12

BB16 BC06 BD04 BF04 BF06

BG13 DA25

5F083 AD10 AD19 AD45 GA06 JA05

JA32 NA01 NA08 PR38 PR44

PR48 ZA07